要设计带异步复位（低电平有效）和置位（高电平有效）、上升沿触发的D触发器：

‏下面（）选项可用来代替？。

A.posedge clk or set or negedge rst_n
B.posedge clk
C.posedge clk or posedge set
D.posedge clk or posedge set or negedge rst_n

A.组合逻辑的输出应定为为reg型变量
B.always敏感列表应包含所有的组合逻辑建模电路的输入
C.最好仅使用一组完整的条件分支语句（如：if-else、case等）对输出赋值
D.对组合逻辑的输出进行阻塞赋值或非阻塞赋值

A.$monitor
B.$stop
C.$pause
D.$finish