相关考题
-
单项选择题
假设一个基本逻辑门延迟为T，超前进位加法器计算Ci+1产生的门延迟为：（）
A.3T
B.5T
C.6T
D.7T -
单项选择题
对于4-bit超前进位加法器，如何用生成信号Gi和传播信号Pi表示C2：（）
A.G1+P1+P0
B.P1·G0+P1·P0·C0
C.G1+P1·G0+P1·P0·C0
D.G1+P1+P0·C0·G0 -
单项选择题
超前进位加法器相对于行波进位加法器的优化思路是：（）
A.简化电路实现的复杂程度
B.适用更宽位的加法运算
C.提前计算出“进位输出信号”
D.节省基本逻辑门之间的连线
