相关考题
-
单项选择题
对于一个组成N位加法器当中全加器电路来说，它的关键路径是（）。
A.加数到和的路径
B.加数到进位输出的路径
C.进位输入到和的路径
D.进位输入到进位输出的路径 -
多项选择题
下列全加器中的进位输出逻辑表达式正确的是（），其中A，B，C分别是两个加数和进位输入（注：符号^表示异或运算）。
A.AB+C（A+B）
B.AB+C（A^B）
C.A+B+C
D.A^B^C -
多项选择题
下列技术在时钟网络布线中可以采用，来保障时钟信号质量的有（）。
A.增加时钟线与其它互连线的间距
B.增加时钟线的宽度
C.时钟驱动器旁边放置去耦电容
D.在时钟线两侧放置地线
E.时钟线绕线时进行RC匹配
