多项选择题
信号传递路径上某个节点导致的时间延迟主要与下列因素有关（）。
A.该节点连接的器件数量
B.该节点连接的输入电容数量
C.该节点所具有的电平状态
D.该节点所获得的驱动能力
点击查看答案&解析
相关考题
-
多项选择题
关于数字电路中的信号传递延迟，下列哪些说法是正确的？（）
A.信号传递延迟主要由路径上的电容影响
B.信号传递延迟主要由电荷的移动速度影响
C.信号传递过程需要为相应路径上电容进行充放电，需要花费时间
D.信号传递过程电荷需要通过较长连接线，需要花费时间 -
单项选择题
假设最小晶体管栅极导致的时间延迟为1，下列电路中从a到y的信号传递延迟为（）。
A.4
B.6
C.9
D.13 -
多项选择题
集成电路的对等性设计要求（）。
A.高电平输出电阻与低电平输出电阻相同
B.输出高电平容限与输出低电平容限相同
C.高电平输出电流与低电平输出电流相同
D.高电平驱动能力与低电平驱动能力相同
