单项选择题
下列哪个FPGA/CPLD设计流程是正确的？（）
A.原理图/HDL文本输入->功能仿真->综合->适配->编程下载->硬件测试
B.原理图/HDL文本输入->适配->综合->功能仿真->编程下载->硬件测试
C.原理图/HDL文本输入->功能仿真->综合->编程下载->适配->硬件测试
D.原理图/HDL文本输入->适配->功能仿真->综合->编程下载->硬件测试
点击查看答案
相关考题
-
单项选择题
嵌套的使用if语句，其综合结果可实现（）。
A.带优先级且条件相与的逻辑电路
B.双向控制电路
C.三态控制电路
D.条件相异或的逻辑电路 -
单项选择题
在VerilogHDL模块中，函数调用时返回一个用于（）的值。
A.表达式
B.输出
C.输入
D.程序包 -
单项选择题
在VerilogHDL模块中，task语句类似高级语言中的（）。
A.函数
B.常数
C.变量
D.子程序
