问答题
简答题
Verilog HDL语言进行电路设计方法有哪几种？
【参考答案】
1、自上而下的设计方法（Top-Down）
2、自下而上的设计方法（Bottom-Up）
3、综合设计的方法
点击查看答案
相关考题
-
单项选择题
在verilog语言中整型数据与（）位寄存器数据在实际意义上是相同的。
A.8
B.16
C.32
D.64 -
单项选择题
在verilog语言中，a=4b’1011，那么&a=（）
A.4b’1011
B.4b’1111
C.1b’1
D.1b’0 -
多项选择题
根据调用子模块的不同抽象级别，模块的结构描述可以分为（）
A.模块级
B.门级
C.开关级
D.寄存器级
