考题列表
- 问答题 同步D触发器的程序如下，补全程序。
- 问答题 四位全加器程序如下，补全程序。
- 问答题 半加器的程序如下，补全程序。
- 问答题 触发器设计程序如下，补全程序。
- 问答题 利用赋值语句设计组合逻辑的3‐8译码器设计程序如下，补全程序。
- 问答题 请根据所学知识，用verilog-HDL硬件描述语言设计一个...
- 问答题 下面是一个三态门的程序，其中使能端为en，低电平时，三态门属...
- 问答题 如下图，并根据时间状态图把程序补充完整，clr是清零使能端，...
- 问答题 补充完整下面D触发器的程序代码。
- 问答题 设计一个有清零、使能、装载功能的四位十进制减1计数器。清零低...
- 问答题 设计一个带使能的3-8译码器，使能信号en为高电平时真值表如下。
- 问答题 设计一个触发器。
- 问答题 用Veriog描述带清零端的4位寄存器。
- 问答题 使用Verilog语言设计一个脉冲发生器。
- 问答题 设计一带异步复位端、异步置数段（低电平有效）的四位加法计数器...
- 问答题 设计一个带复位端且对输入时钟clk进行二分频模块，设计要求：...
- 问答题 设计一奇偶校验位生成电路，输入八位总线信号bus，输出及校验...
- 问答题 设计一个3‐8译码器。
- 问答题 设计一个8位计数器。
- 问答题 设计一个顺序脉冲。
- 问答题 使用case语句实现四选一多路选择器。
- 问答题 设计一个4位计数器。
- 问答题 编写一个2选1多路器。（输入a，b；输出out；输出由sl电...
- 问答题 编写一个4位的全加器。（输入两个加数a、b；和sum；进位输...
- 问答题 利用Verilog语言设计一位半加法器。输入信号：被加数a；...
- 问答题 8-3编码器的真值表如下表所示，完成整个程序的编写。
- 问答题 利用Verilog代码设计4位全加器。输入信号：被加数a[3...
- 问答题 编写一个带预置位，清零输入，上跳沿触发的边沿触发器的Veri...
- 问答题 数据选择器是在多路数据传送过程中，能够根据需要将其中任意一路...
- 问答题 使用verilog设计一个七段数码管译码器。
- 问答题 设计一个异步清零D触发器。
- 问答题 设计一个同步清零D触发器。
- 问答题 设计一个8‐3编码器。
- 问答题 利用verilog语言设计一个1/2分频器。
- 问答题 设计一个四位全加器。
- 问答题 设计一个D触发器。
- 问答题 设计一个电平敏感型锁存器。
- 问答题 设计一个移位寄存器。
- 问答题 利用verilogHDL语言描述单向总线缓冲器。
- 问答题 利用verilogHDL语言描述1位半加器。
