欢迎来到在线考试题库网
在线考试题库官网
登录
注册
首页
医学类
建筑类
财经类
全部科目
>
大学试题
>
计算机科学
>
verilog
搜题找答案
问答题
简答题
设计一个4位计数器。
【参考答案】
点击查看答案
上一题
目录
下一题
相关考题
问答题
编写一个2选1多路器。（输入a，b；输出out；输出由sl电平控制0是a、1是b）。
问答题
编写一个4位的全加器。（输入两个加数a、b；和sum；进位输入cin；进位输出cout）。
问答题
利用Verilog语言设计一位半加法器。输入信号：被加数a；加数b；输出信号：和数sum；进位count。
关注
顶部
微信扫一扫,加关注免费搜题
