考题列表
- 问答题 什么是信号处理电路？它通常由哪两大部分组成？
- 问答题 为什么要设计专用的信号处理电路？
- 问答题 什么是实时处理系统？
- 问答题 为什么要用硬件描述语言来设计复杂的算法逻辑电路？
- 问答题 能不能完全用C语言来代替硬件描述语言进行算法逻辑电路的设计？
- 问答题 为什么在算法逻辑电路的设计中需要用C语言和硬件描述语言配合使...
- 问答题 什么是硬件描述语言？它的主要作用是什么？
- 问答题 目前世界上符合IEEE标准的硬件描述语言有哪两种？它们各有什么特点？
- 问答题 什么情况下需要采用硬件描述语言的设计方法？
- 问答题 采用硬件描述语言设计方法的优点是什么？有什么缺点？
- 问答题 简单叙述一下利用EDA工具并采用硬件描述语言的设计方法和流程？
- 问答题 硬件描述语言可以用哪两种方式参与复杂数字电路的设计？
- 问答题 用硬件描述语言设计的数字系统需要经过哪些步骤才能与具体的电路相对应？
- 问答题 为什么说用硬件描述语言设计的数字逻辑系统下具有很大的灵活性并...
- 问答题 软核是什么？虚拟器件是什么？它们的作用是什么？
- 问答题 集成电路行业中IP的含义是什么？固核是什么？硬核是什么？与软...
- 问答题 简述Top_Down设计方法和硬件描述语言的关系？
- 问答题 SystemVerilog与Verilog有什么关系？适合于...
- 问答题 Verilog语言有什么作用？
- 问答题 构成模块的关键词是什么？
- 问答题 为什么说可以用Verilog构成非常复杂的电路结构？
- 问答题 为什么可以用比较抽象的描述来设计具体的电路结构？
- 问答题 是否任意抽象的符合语法的Verilog模块都可以通过综合工具...
- 问答题 综合是由什么工具来完成的？
- 问答题 通过综合产生的是什么？产生的结果有什么用处？
- 问答题 仿真是什么？为什么要进行仿真？
- 问答题 仿真可以在几层面上进行？每个层面的仿真有什么意义？
- 问答题 模块的端口是如何描述的？
- 问答题 在引用实例模块的时候，如何在主模块中连接信号线？
- 问答题 如何产生连续的周期性测试时钟？
- 问答题 如果不用initial块，能否产生测试时钟？
- 问答题 为什么说Verilog可以用来设计数字逻辑电路和系统？
- 问答题 模块由几个部分组成？
- 问答题 端口分为几种？
- 问答题 为什么端口要说明信号的位宽？
- 问答题 能否说模块相当于电路图中的功能模块，端口相当于功能模块的引脚？
- 问答题 模块中的功能描述可以由哪几类语句或语句块组成？它们出现的顺序...
- 问答题 最基本的Verilog变量有哪几种类型？
- 问答题 reg型和wire型变量的差别是什么？
- 问答题 由连续赋值语句（assign）赋值的变量能否是reg类型的？
